메모리 타이밍
Summary
메모리 타이밍은 DRAM 명령 사이에 필요한 대기 시간을 메모리 클록 주기 단위로 표현한 값이다. CL 하나만으로 체감 성능이나 전체 지연시간을 판단할 수 없으며, 전송률·다른 타이밍·CPU·응용 프로그램을 함께 봐야 한다.
자주 보는 타이밍
| 표기 | 의미 | 관련 동작 |
|---|---|---|
| CL 또는 tCL | 읽기 명령 뒤 첫 데이터까지의 CAS 지연 | 열린 Row에서 열 데이터를 읽을 때의 지연 일부 |
| tRCD | Row 활성화 뒤 열 접근까지 | 새 Row를 연 뒤 읽기·쓰기를 시작할 때 |
| tRP | Precharge에 필요한 시간 | 기존 Row를 닫고 다음 Row를 준비할 때 |
| tRAS | Row가 활성 상태를 유지해야 하는 최소 시간 | Activate 뒤 Precharge 전까지의 제약 |
| tRFC | Refresh 동작에 필요한 시간 | 주기적인 DRAM 데이터 보존 과정 |
| Command Rate | 명령 발행과 관련된 설정 | 플랫폼·BIOS에 따라 표기·영향이 다를 수 있음 |
CL 숫자와 실제 시간
DDR은 한 메모리 클록 주기에서 두 번 데이터를 전송한다. 따라서 근사적인 CAS 지연 시간은 다음처럼 계산할 수 있다.
CAS 지연(ns) ≈ CL × 2,000 ÷ 전송률(MT/s)예를 들어 DDR4-3200 CL16은 약 10ns, DDR5-6000 CL30도 약 10ns가 된다. 그렇다고 두 모듈의 모든 지연·대역폭·실제 성능이 같다는 뜻은 아니다. DDR5-6000은 더 높은 전송률을 제공하지만, 플랫폼·타이밍·접근 패턴에 따라 결과가 달라진다.
표기와 설정의 해석
6000 MT/s CL30-36-36-76처럼 쓰인 숫자는 대개 CL-tRCD-tRP-tRAS 순서지만, 제품·BIOS가 어떤 값을 표시하는지 확인한다.- SPD에는 모듈이 제공하는 기본 설정 정보가 기록되며, XMP·EXPO 같은 성능 프로필은 플랫폼 지원과 안정성 확인이 필요할 수 있다.
- 서로 다른 모듈을 섞으면 시스템은 SPD에서 판단한 공통의 낮은 속도·느슨한 타이밍으로 동작할 수 있으며, 지원되지 않는 조합에서는 부팅·안정성 문제가 생길 수 있다.
임의 조정
전압·타이밍 수동 조정은 데이터 오류·부팅 실패·파일 손상 위험을 높일 수 있다. 성능 프로필이나 수동 설정을 바꾼 뒤에는 기본값에서의 재현 여부와 메모리 테스트 결과를 기록하고, 한 번에 하나의 변수만 바꾼다.
관련 문서
출처
- Micron, Introducing Micron DDR5 SDRAM: More Than a Generational Update — DDR5 타이밍·Burst·Refresh 관련 구조 변화. 확인일: 2026-08-13.
- Intel, System Memory Frequency — 12th Gen Intel Core Datasheet — SPD와 혼용 모듈의 동작 규칙. 확인일: 2026-08-13.